本培訓課程主要幫助學員進行 CPLD/FPGA 的系統(tǒng)學習，以工程實踐為例，深入探討目前業(yè)界*、*的器件，講授業(yè)界*秀的集成環(huán)境，最簡潔的開發(fā)流程，和業(yè)界*的軟處理技術。每次課程都配有相關實驗，實驗可以在ALTERA和XILINX兩個公司的FPGA硬件平臺上進行，培訓學員可以根據(jù)自身情況選擇開發(fā)環(huán)境。通過實驗，學員可以更好的理解消化課堂知識，工程實踐水平會得到迅速提高
主要培訓對象
FPGA系統(tǒng)的軟件和硬件開發(fā)工程師，電子類專業(yè)的*生和研究生 、電子硬件工程師等
教學重點
重點講述如何用VERILOG HDL硬件描述語言，在ALTERA的集成開發(fā)環(huán)境UARTUSⅡ下，以合理的邏輯資源描述出一個健壯性強的硬件電路。本課程通過理論與多個實驗的結合，讓學員能夠充分理解與掌握CPLD/FPGA在實際工作中的應用。
教學目標
培養(yǎng)學員熟練掌握和使用基于CPLD/FPGA的數(shù)字系統(tǒng)開發(fā)工具、開發(fā)流程（ALTERA和XILINX可選），能夠獨立解決開發(fā)中常見問題，能夠自主進行成熟的基于CPLD/FPGA的數(shù)字系統(tǒng)設計。
任課教師
【 王健強老師 】
● 博士，先后畢業(yè)于長江*、桂林電子科技*、北京航空航天*電子、計算機、嵌入式專業(yè)。曾先后在國內*大中專院校及大型電子公司擔任電子技術教師及單片機、嵌入式培訓師,有豐富的職業(yè)教學經驗。 曾先后在國際國內*企業(yè)如山水音響,樂聲集團,好幫手車載，迪士譜廣播等任單片機開發(fā)工程師/項目工程師/技術部經理等職，有著近二十年的實際產品開發(fā)經驗及培訓經驗。
【袁老師】
● 近十年電子產品軟硬件開發(fā)經驗,其中單片機開發(fā)經驗6年,FPGA開發(fā)經驗4年,DSP開發(fā)經驗3年.開發(fā)管理經驗３年. 現(xiàn)就職于廣州某大型高科技開發(fā)公司擔任項目工程師。
教材
◆《CPLD/FPGA可編程邏輯多媒體教程》 （附送）
課程進度安排 （注:可根據(jù)學員需要，針對性設計課程，以便在實際工作應用）
課 程 大 綱
課 程 內 容
EDA技術簡介以及CPLD/FPGA 基礎知識，uartusII軟件入門 *天 CPLD/FPGA技術的發(fā)展歷史階段和代表技術 CPLD/FPGA 技術概念和發(fā)展現(xiàn)狀 單片機，CPLD/FPGA，DSP的區(qū)別 與CPLD/FPGA設計相關數(shù)字電路基礎知識復習 cpld/fpga設計中幾個基本概念 使用uartusⅡ設計數(shù)字電路的基本流程 CPLD/FPGA 典型應用領域一:替代傳統(tǒng)數(shù)字電路 CPLD/FPGA 典型應用領域二:接口控制器 CPLD/FPGA 典型應用領域三:數(shù)字信號處理 上機實踐(可編程邏輯器件集成開發(fā)環(huán)境uartusⅡ軟件使用實驗) 第二天 FPGA 的設計流程和設計方法簡介,包括原理圖、波形圖、狀態(tài)轉換圖及各種硬件描述語言簡介 CPLD與FPGA的區(qū)別和各自的應用領域 ALTERA公司FPGA的特點以及當前流行的FPGA產品介紹 單點流水燈VERILOG HDL設計代碼講解 單片機通過CPLD擴展外部IO口設計講解 上機實踐（單點流水燈實驗） 第三天 CPLD/FPGA 的下載及內部測試的配置與方法 幾種硬件描述語言的比較 Cpld/fpga數(shù)字電路設計經驗 FPGA設計規(guī)范 詳細介紹uartusII軟件環(huán)境和使用方法 上機實踐（多點流水燈實驗） 第四天 硬件描述語言(Verilog HDL / VHDL)基本語法和實踐 VHDL 和Verilog HDL的各自特點和應用范圍 Verilog HDL的抽象級別 Verilog HDL的幾個基本概念 Verilog HDL基本結構語言要素與語法規(guī)則 如果設計可靠的組合邏輯電路以避免毛刺的產生 ALTERA公司芯片如何處理內部三態(tài)電路 典型的Verilog HDL代碼分析 1 典型的Verilog HDL代碼分析 2 上機實踐（用原理圖設計按鍵開關燈實驗） 第五天 Verilog HDL 里面的Reg 和 Wire類型定義的用法和區(qū)別 Verilog HDL 里面的阻塞和非阻塞賦值的用法和區(qū)別 Verilog HDL 和C語言的聯(lián)系和區(qū)別 Verilog HDL 里面的系統(tǒng)任務和函數(shù)的調用方法 Verilog HDL 里面最常用的兩個語句IF和CASE的使用方法和注意事項 Verilog HDL組合邏輯語句結構和設計要點 Verilog HDL時序邏輯語句結構和設計要點 Verilog HDL 程序設計中需要注意的問題 典型電路設計實例,如雙向電路及三態(tài)控制電路設計 上機實踐（用原理圖設計時鐘實驗） 第六天 FPGA設計進階及工程設計中應該注意的問題
設計輸入方法（原理圖,波形圖,狀態(tài)轉換圖 ,HDL 語言, EDIF , LPM ,IP Core）
Verilog HDL 里面的任務（TASK） 和函數(shù)（FUNCTIONG）的聯(lián)系和區(qū)別
有限狀態(tài)機的設計原理及其代碼風格 Verilog HDL 里面可綜合的代碼風格 上機實踐（用verilog HDL語言設計時鐘實驗） 第七天 邏輯綜合的原則，可綜合的代碼設計風格，設計優(yōu)化和設計方法如:速度優(yōu)化與面積優(yōu)化 功能仿真與時序仿真的區(qū)別和適用條件 結構綜合和布局布線約束規(guī)則 綜合報告的查看技巧 LogicLock（邏輯鎖定）技術 Signaltap在線邏輯分析儀調試技術 HDL代碼設計的仿真和調試技巧 FPGA硬件系統(tǒng)設計注意事項 12位串行輸入D/A轉換器DAC7513設計實例 上機實踐(12位D/A轉換器DAC7513實驗) 第八天 FPGA工程設計實例和可編程邏輯設計指導原則以及FPGA最小系統(tǒng)設計方法 16位串行輸入D/A轉換器DAC7734設計實例 C51單片機與FPGA并行通信設計實例。 可編程邏輯設計指導原則 FPGA最小系統(tǒng)概念以及硬件系統(tǒng)的構成,包括:FPGA主芯片電路設計，JTAG 下載與調試接口,異步SRAM存儲器接口電路設計，F(xiàn)LASH存儲器接口電路設計，其他外圍電路設計，電源，時鐘和復位電路設計 FPGA最小系統(tǒng)的調試方法和技巧 利用最小系統(tǒng)構建復雜系統(tǒng)的方法 上機實踐(單片機與FPGA并行通信實驗) 課程咨詢熱線:、020-
